เทคโนโลยีบัสคอมพิวเตอร์ (Computer Bus Technology) 3/3


อัปเดท : 20 มิถุนายน พ.ศ.2546 , แสดง : 894,022 , ความคิดเห็น : 6

ระบบบัสของระบบคอมพิวเตอร์ได้รับการออกแบบให้ทำงานในรูปแบบของการแข่งขันเพื่อแย่งใช้ทรัพยากร นั่นคือในเวลาหนึ่งๆ สามารถมีการแย่ง เพื่อขอใช้บัสได้จากอุปกรณ์หลายๆ ตัว แต่ทว่าจะมีเพียงอุปกรณ์หนึ่งตัวเท่านั้นที่สามารถใช้งานได้ ประสิทธิภาพการใช้งาน bandwidth ของบัสสำหรับโพรเซสเซอร์ แต่ละตัวจะเป็นค่าผกผันกับจำนวน โพรเซสเซอร์ ที่ที่แย่งเรียกใช้ busด้วยเหตุนี้ เครื่องคอมพิวเตอร์ที่ผลิตเชิงธุรกิจที่มีรูปแบบเป็น bus-based-multi-processor ส่วนมากมักถูกออกแบบให้มีจำนวนโพรเซสเซอร์ไม่มาก ด้วยความเรียบง่ายและการลงทุนที่ไม่สูงในการผลิต ส่งผลให้ได้เครื่อง multi-processor ที่มีขนาดเล็ก คือมีจำนวน โพรเซสเซอร์อยู่ประมาณ 4 – 16 ตัวตามศักยภาพเทคโนโลยีในปัจจุบัน

การเปรียบเทียบ Technology ของระบบ BUS

จะพิจารณาเป็น 2 กรณี ดังนี้

1.การเปรียบเทียบทาง Physical

ชนิด

Bandwidth(MHz)

ส่งข้อมูลได้ทีละ(Bit)

ส่งถ่ายข้อมูลด้วยความเร็วสูงสุด(MB/sec)

  1. PC BUS
  2. ISA BUS
  3. MCA BUS
  4. EISA BUS
  5. Local BUS
  6. PCI BUS - PCI

    - PCI 2.0

  7. AGP BUS – 1x

- 2x

- 4x

4.77
8.00
10.00
8.33
50.00
33.00

33.00

66

66

66

8
16
32
32
32
32

64

32

133

266

2.38
8.00
20.00
33.00
133
133

266

266

533

1066


2.การเปรียบเทียบข้อดีข้อเสีย

ชนิด

ข้อดี

ข้อเสีย

1. MCA BUS

1.แยกตัวควบคุม BUS ออกจาก CPU

2.การส่งผ่านข้อมูลด้วยระบบ BUS MASTER ทำให้สามารถส่งผ่านข้อมูลจาก CARD ต่างๆ ไปยังหน่วยความจำหลักหรือ CARD ไป CARD ได้อย่างรวดเร็ว

3.สามารถกำหนดค่าต่างๆ ทั้ง IRQ , DMA , PORT ผ่านทาง Software โดยไม่ต้องไปยุ่งเกี่ยวกับ JUMPER หรือ DIPSWITCH บน CARD โดยค่าต่างๆ สามารถ set ผ่าน โปรแกรมเพียงตัวเดียว ก็สามารถ set ได้ทุกๆ CARD ที่ใช้กับ MCA

4.สามารถ share IRQ ร่วมกันระหว่าง CRAD อื่นๆ ได้

1.ไม่เข้ากันกับ ISA BUS

2.MCA ได้ถูกจดลิขสิทธิ์ไว้โดย IBM ดังนั้นผู้ที่จะผลิต CARD แบบ MCA ต้องเสียค่าลิขสิทธิ์
ด้วย จึงมีอุปกรณ์ที่จะมา support ไม่แพร่หลาย

2. EISA BUS

 

 

1.เข้ากันได้กับ ISA BUS รุ่นเก่า

2.ดึงความสามารถเด่นๆมาจาก MCA ได้แก่ BUS MASTERING , AUTOMATED SETUP ,INTERUPT SHARING ทำให้สามารถ set ค่าต่างๆ ผ่านทาง software

1.ใช้สัญญาณนาฬิกา 8.33 MHz เพื่อให้เข้ากันได้กับ ISA BUS แบบเก่า

3. Local BUS

1.ใช้สัญญาณนาฬิกาเดียวกับ CPU ทำให้ประสิทธิภาพโดยรวมของระบบดีขึ้น ทำให้ส่งผ่าน ข้อมูลได้เร็วขึ้น

1.จำนวน CARD VL BUS ที่จะมาเสียบได้ขึ้นกับความเร็วของ CPU ที่กำหนดของ VESA จำนวนการ์ดจะลดลงเมื่อความเร็ว CPU เพิ่มขึ้น เพราะมีความเร็วสูงสัญญาณอาจจะเพี้ยนได้ ที่ความเร็ว 40 MHz ไม่ควรเกิน 1 การ์ด และไม่ควรใช้ CARD VL BUS กับ CPU ที่ความเร็วเกินกว่า 40 MHz

4.PCI BUS

1.มี Bus Mastering

2.Chipset สนับสนุน ISA และ EISA ทำให้สามารถผลิต mainboard ที่มีทั้ง slot ISA , EISA , PCI รวมกันได้

3.สนับสนุนระบบ Plug and Play ทำให้ง่ายต่อการติดตั้ง

 

5.AGP

 

 

 

 

 

1.ใช้งานด้าน RENDER ภาพ 3 มิติ ได้อย่าง รวดเร็ว โดยมี mode ในการ RENDER อยู่ 2 แบบ คือ

1.1.LOCAL TEXTURING จะทำการ copy หน่วยความจำของระบบไปเก็บไว้ที่ เฟรมบัฟเฟอร์ของ card แล้วทำการ ประมวลผลจากการดึงจากเฟรม บัฟเฟอร์บน card นั้นอีกที ทำให้เพิ่ม ขนาดของหน่วยความจำบน card มาก

1.2.AGP TEXTURING เป็นเทคนิคช่วยลดขนาดของหน่วยความจำหรือเฟรมบัฟ เฟอร์บน display card ได้มาก คือ สามารถใช้หน่วยความจำเป็นเฟรมบัฟ เฟอร์ได้เลยโดยไม่ต้องดึงมาพักไว้ที่ เฟรมบัฟเฟอร์ของ card ก่อน

2.Slot เป็นเอกเทศไม่ต้องไปใช้ Bandwidth ร่วมกับใคร

 

Trend of technology

1.AGP 8X

AGP 8X ถูกพัฒนาขึ้นมาก็เพราะเหตุผล 3 ข้อ ก็คือ

1) ผู้ใช้คอมพิวเตอร์ต้องการเห็นภาพที่สวยขึ้น
2) กราฟิกการ์ดมีความสามารถมากขึ้น
3) ตัวคอมพิวเตอร์เองก็มีความสามารถในการประมวลผลที่สูงขึ้น ก็แค่นี้เองครับ

คุณสมบัติเด่นๆ ของ AGP 8X

1.ความเร็ว(ตามทฤษฎี) จะสามารถส่งข้อมูลระหว่าง AGP และบัสของระบบ ([sys]tem bus) ได้ที่ความเร็ว 2 กิกะไบต์ต่อ วินาที และยังสามารถส่งข้อมูลระหว่างตัวมันเองและหน่วยความจำระบบได้ที่ความเร็วถึง 3 กิกะไบต์ต่อวินาที! นี่ก็เท่ากับว่ามันทำความเร็วได้มากกว่า AGP 4X ถึง 100 เปอร์เซ็นต์เลยทีเดียว ส่วนสาเหตุที่ทำให้ AGP 8X ทำความเร็วได้ถึงขนาดนี้ก็มาจากการใช้ประโยชน์จากสัญญาณนาฬิกาได้ทั้งขาขึ้นและขาลง เทคนิคที่ว่านี้ก็คล้ายๆ กันกับที่ใช้อยู่ใน DDRRAM หรือซีพียูแอธลอนนั่นเองแต่ถึงแม้ว่าความเร็วจะเพิ่มขึ้น มันก็ยังใช้ความเร็วบัสเท่าเดิม ก็คือ 66 เมกะเฮิรตซ์

2.ความสามารถในการรองรับพอร์ต AGP มากกว่า 1 พอร์ตในเครื่อง สาเหตุที่มันสามารถทำได้อย่างนี้ก็มาจากการเปลี่ยนแปลงในแกนสถาปัตยกรรมของตัว AGP

3.Relaxation of ordering rules เป็นการเพิ่มความยืดหยุ่นให้กับลำดับของคำสั่ง ก็คือ การเปลี่ยนลำดับของคำสั่งที่เราพูดถึงกันอยู่นี่จะช่วยทำให้การไหลของข้อมูลระหว่างระบบกราฟิกและหน่วยความจำหลักเป็นไปได้อย่างราบรื่นมากขึ้น

4.ยังสามารถใช้ได้กับเมนบอร์ดรุ่นเก่าๆ ที่ยังใช้ AGP แบบ 1X 2X และแน่นอนว่ารวมถึง 4X ด้วย

2.USB 2.0

USB 2.0 เป็นมาตรฐานที่ออกแบบมาให้แทนที่พอร์ต USB 1.1 ที่เราคุ้นเคยกันมาเป็นเวลานานๆ เพราะความต้องการของผู้ใช้ที่อยากให้อุปกรณ์ต่อพ่วงต่างๆ สามารถ รับ-ส่ง ข้อมูลกับพีซีได้เร็วขึ้นนั่นเอง เช่น การใช้ฮาร์ดไดรฟ์แบบเอ็กซ์เทอร์นอล ก็สามารถให้อัตราการ รับ-ส่ง ข้อมูลเทียบเท่ากับการต่อกับพอร์ต IDE เลย หรือว่าหากต้องการใช้งานไดรฟ์ซีดีอาร์ดับบลิวแบบเอ็กซ์เทอร์นอล ก็สามารถพัฒนาให้ไดรฟ์แบบต่อภายนอก สามารถเขียนแผ่นได้เร็วขึ้นกว่าทุกวันนี้ เพราะแม้ไดรฟ์แบบเอ็กซ์เทอร์นอล จะมีความสะดวกสบายในการเคลื่อนย้ายค่อนข้างมาก แต่ก็จำกัดในเรื่องความร็วที่เขียนได้ไม่เกิน 6x เพราะข้อมูลที่ส่งมาทางพอร์ต USB เดิมนั้น ทำได้ไม่ทันนั่นเอง แต่สำหรับพอร์ต USB ใหม่นี้ ผู้ผลิตไดรฟ์สามารถสร้างไดรฟ์แบบต่อภายอกผ่านทางพอร์ต USB ให้มีความเร็วสูงขึ้นได้ ซึ่งล่าสุดนั้น สามารถพัฒนาความเร็วไปอยู่ที่ 24x10x40x แล้ว แต่ยังไม่สิ้นสุด เพราะหากเปรียบเทียบกับ Firewire ที่มีความเร็วต่ำกว่า ก็ยังสามารถพัฒนาการเขียนข้อมูลของไดรฟ์ไปถึง 40x แล้ว ดังนั้น USB 2.0 น่าจะทำให้ไดรฟ์แบบซีดีอาร์ดับบลิว มีความสามารถในการเขียนข้อมูลสูงกว่านี้อีกก็เป็นได้

Features ที่น่าสนใจของ USB

1.Hot Pluging และ Plug & Play Feature Hot Pluging
สามารถที่จะต่อ และ ถอดอุปกรณ์ USB ได้โดยไม่จำเป็นต้อง restart เมื่อ Plug USB ต่อเข้ากับ USB port แล้ว อุปกรณ์ที่ต่อพ่วงเข้าไปจะทำการส่งสัญญาณไปยังเครื่อง PC เพื่อบอกว่าตัวอุปกรณ์นั้น ได้อยู่บนระบบบัสแล้ว

2.Bandwidth
เมื่อติดต่อกันเรียนร้อย ตัวอุปกรณ์จะส่งข้อมูลของ bandwidth ที่อุปกรณ์นั้นต้อง การไปยัง PC ใน USB มาตรฐานปัจจุบันคือ USB 1.1นั้น ได้แบ่งแยก bandwidth ออกไป 2 ชนิดคือ ความเร็วต่ำ และ ความเร็วปานกลาง โดย อุปกรณ์ ความเร็วต่ำนั้น อย่างเช่น keyboard mouse เป็นต้น และ bandwidth ของอุปกรณ์ความ เร็วต่ำจะถูกจำกัดอยู่ที่ 1.5Mbits/s และอุปกรณ์ความเร็วปานกลาง อย่างเช่น Printer , Scanner , Webcamera อุปกรณ์ ความเร็วปานกลาง เช่นนี้สามารถที่จะส่งข้อมูลได้เต็ม bandwidth คือ 12 Mbits/s หลังจาก PC จัดการกับ ค่า bandwidth ที่อุปกรณ์ต้องการแล้วก็จะกำหนด ค่าหมายเลข ให้กับอุปกรณ์เพื่อจะใช้ในการรับส่งข้อมูล เช่นเดียวกับ IRQ นั่นเอง และหาก ถอดอุปกรณ์ออก PC จะทำการกำหนดค่า bandwidth และ หมายเลขใหม่

3.ระบบ Plug & Play
ก็คือ เมื่อติดตั้ง อุปกรณ์เข้าไปอุปกรณ์นั้นๆจะสามารถทำงานได้ในระดับหนึ่งโดยไม่จำเป็นที่จะต้องการ Driver โดย Windows98 จะมี Driver อยู่ในตัวอย่างเช่นอุปกรณ์จำพวก keyboard , mouse และ external hard drives แต่อุปกรณ์อื่นๆก็ยังมักจะต้องมี Driver สำหรับอุปกรณ์นั้นๆ

  
 

3.Serial ATA

เกิดขึ้นจากการร่วมกันพัฒนาของกลุ่มอุตสาหกรรมคอมพิวเตอร์ชั้นนำไม่ว่าจะเป็น บริษัท APT, Dell, IBM, Intel, Maxtor, Seagate และพันธมิตรกว่าอีก 74 บริษัท ซึ่งได้พัฒนาคุณสมบัติของ ATA เพื่อสามารถรองรับกับการใช้งานในอนาคต ซึ่งมันถูกออกแบบมาให้รองรับกับซอฟต์แวร์ต่างๆ ที่มีอยู่และจำนวนพินของมันก็ถูกทำให้เหลือน้อยลงทำให้มันบาง ซึ่งสายของมันก็บาง และมีความยืดหยุ่นสูง แต่มีประสิทธิภาพเต็มเปี่ยม และเมื่อปีที่แล้ว ก็ได้มีการเปิดเผยถึงข้อมูลของ Serial ATA ไปหยกๆ เป็นเวอร์ชัน 1.0 โดยมีความเร็วในการส่งข้อมูลได้ถึง 1.5 กิกะบิตต่อวินาที

เดิมที ATA มีอัตราการ รับ-ส่ง ข้อมูลน้อยมาก ซึ่งน้อยกว่า 3 เมกะไบต์ต่อวินาที และมาถึงในปัจจุบันมันเพิ่มขึ้นถึง 100 เมกะไบต์ต่อวินาทีแล้ว และการพัฒนาในระบบอื่นๆ ของ ATA ยังเป็นการช่วยเพิ่มความสามารถในการทำงานของระบบเพื่อรองรับการทำงานในโหมด Ultra DMA และ ATAPI ของ DVD และเครื่องเล่น CD-ROM แต่กระนั้นก็ตามที Parallel ATA ก็ยังมีข้อจำกัดบางประการ ทำให้มันไม่สามารถที่จะพัฒนาประสิทธิภาพให้มากขึ้นกว่านี้ได้ เรื่องแรกก็คือ ขั้วต่อสัญญาณไฟที่ Parallel ATA ต้องการถึง 5 โวลต์ อันนี้สำคัญมาก เพราะว่าในอนาคต ผู้ผลิตอุปกรณ์ต่างๆ นั้น ไม่สามารถที่จะพัฒนาอุปกรณ์ของตนให้ทำงานได้ที่ 5 โวลต์ได้ ส่วนอีกข้อหนึ่งก็คือว่า สายสัญญาณ (สายพิน) มีมากเกินไป ด้วยข้อต่อสัญญาณ 26 หัว ผ่านทางขาเชื่อมต่อถึง 40 ขา รวมทั้งสายเคเบิลที่มีขนาดเทอะทะอีกประมาณ 80 เส้นเรียนงต่อกัน มันจึงเป็นปัญหาสำคัญในการออกแบบชิปรวม ทั้งยังเป็นการขัดขวางทางระบายอากาศทำให้เกิดความร้อนได้ โดยเฉพาะอย่างยิ่งกับเครื่องโมบายล์คอมพิวเตอร์

คุณสมบัติของ Serial ATA

Serial ATA ในเวอร์ชัน 1.0 ถึงแม้ว่าจะเป็นรุ่นแรกก็ตามที แต่ประสิทธิภาพของมันเกินกว่า Parallel ATA อย่างเห็นได้ชัดมันเริ่มต้นด้วยความเร็ว 1.5 กิกะบิตต่อวินาที (หรือประมาณ 150 เมกะไบต์ต่อวินาที)และจะขยับไปถึงขนาด 3 กิกะบิตต่อวินาที (ประมาณ 300 เมกะไบต์) และสูงสุดถึง 6 กิกะบิตต่อวินาที (650 เมกะไบต์ต่อวินาที) ซึ่งความเร็วขนาดนี้สามารถสนับสนุนกับอุปกรณ์ที่จะออกมาได้ถึง 10 ปีเลยทีเดียว จุดนี้ เองที่ Parallel ATA นั้น ไม่สามารถที่จะทำได้เพราะด้วยมันติดปัญหาของตัวมันเองที่กล่าวไปแล้วข้างต้น

4.FireWire

เทคโนโลยีสำหรับการส่งผ่านข้อมูลด้านมัลติมีเดียขนาดใหญ่ มาตรฐาน IEEE 1394 หรือที่เรียกว่า FireWire ด้วยความเร็ว 400 เมกะบิตต่อวินาที ส่งผลให้การติดต่อระหว่างอุปกรณ์ต่างๆ ไม่ว่าจะเป็น สแกนเนอร์ กล้องดิจิตอล ทำงานได้อย่างรวดเร็ว FireWire มีลักษณะการทำงานคล้ายกับ USB เพียงแต่ออกแบบมาให้เหมาะกับการใช้งานกับอุปกรณ์ทางด้านมัลติมีเดียมากกว่า เนื่องจาก USB เหมาะกับการเชื่อมต่ออุปกรณ์ที่เกี่ยวกับอินพุต เช่น เมาส์ คีย์บอร์ด เป็นต้น (USB มีความเร็วน้อยกว่า FireWire) FireWire สามารถต่อพ่วงอุปกรณ์ได้ 67 ชิ้น และสนับสนุนการทำงานแบบ Hot plug คือสามารถต่อแล้วใช้งานได้เลยทันที

5. ระบบบัส LDT

ชิพโพรเซสเซอร์ชนิด Embedded ขนาด 32 และ 64 บิต ที่กินพลังงานไฟฟ้าต่ำ นิยมนำมาใช้งานในระบบเครือข่ายและสื่อสารประสิทธิภาพสูง อุปกรณ์อิเล็กทรอนิกส์ที่เป็นเครื่องอุปโภคภายในบ้าน และอุปกรณ์สำนักงานอัตโนมัติ ด้วยเทคโนโลยีของโพรเซสเซอร์ความเร็วสูงที่เข้าสู่ความถี่ 1 GHz หรือมากกว่า ทำให้นักออกแบบระบบต้องพบกับปัญญาใหม่ คือ โพรเซสเซอร์มีความเร็วสูงกว่าอุปกรณ์ I/O และระบบบัสมาก

ระบบ Embedded มักจะใช้สถาปัตยกรรมของระบบบัส I/O แบบเดิม เนื่องจากมีค่าใช้จ่ายถูกกว่า และง่ายต่อการสร้าง เพราะมีมาตรฐานของฮาร์ดแวร์และซอฟต์แวร์รองรับอยู่แล้ว แต่ระบบบัสเหล่านี้ติดอยู่ที่ขีดจำกัดของความถี่ 66 MHz ในขณะที่โพรเซสเซอร์ทำงานที่ความถี่ตั้งแต่ 500 MHz จนถึง 1 GHz ซึ่งต้องการระบบบัสที่มีความเร็วสูงมากทดแทนระบบบัสเดิมเหล่านี้

ระบบบัส LDT I/O สามารถรองรับระบบที่ต้องการแบนด์วิธของการถ่ายโอนข้อมูลปริมาณสูงได้อย่างยืดหยุ่น และง่ายต่อการขยายขอบเขตการใช้งาน ระบบบัสชนิดนี้สามารถรองรับความกว้างของและความเร็วของบัสในระดับต่าง ๆ ตามความเหมาะสมของพลังงานไฟฟ้า เนื้อที่ และค่าใช้จ่าย


รูปที่ 1

ด้วยความสามารถในการปรับเปลี่ยนขนาดได้อย่างยืดหยุ่นตั้งแต่แบนด์วิธขนาดเล็กที่สัญญาณนาฬิกาความเร็วต่ำ (ที่ความถี่ 200 MHz) จนถึงแบด์วิธขนาด 32 บิต ที่สัญญาณนาฬิกาความเร็วสูง (ที่ความถี่ 800 MHz หรือสูงกว่า) สถาปัตยกรรมระบบบัส LDT I/O จึงมีความหมาะสมสำหรับระบบ Embedded ในอนาคต

  
 

รายละเอียดทั่วไปของ LDT (LDT Overview)

โครงสร้างระบบบัส Lightning Data Transport (LDT) I/O เกิดจากความร่วมมือกันระหว่าง API Networks, Inc. และ AMD เพื่อแก้ปัญหา Bottleneck ของ I/O ในระบบฮาร์ดแวร์ที่ใช้โพรเซสเซอร์ขนาด 32 และ 64 บิตประสิทธิภาพสูง LDT สามารถปรับเปลี่ยนสถาปัตยกรรมได้อย่างยือหยุ่นจนมีอัตราการถ่ายโอนข้อมูลสูงกว่าสถาปัตยกรรมระบบบัสที่มีใช้งานในปัจจุบัน เช่น PCI PCI-X และ AGP รวมทั้งยังมีประสิทธิภาพในระดับเท่าเทียมกับโครงสร้างระบบบัสใหม่ที่เสนอเป็นมาตรฐาน อย่างเช่น Rapid I/O และ InfiniBand ที่เสนอโดยบริษัทMotorola จากมุมมองของนักออกแบบแล้ว ระบบบัส LDT I/O จะมีโครงสร้างเพื่อการออกแบบเช่นเดียวกันกับ PCI คุณสมบัติเด่นที่สุดของ LDT I/O ก็คือ มีประสิทธิภาพในการถ่ายโอนข้อมูลสูงกว่า แต่ยังคงใช้งานร่วมกับซอฟต์แวร์ควบคุมของระบบบัสแบบเดิมได้ รวมทั้งยังรองรับการอ่านและเขียนข้อมูลจากหน่วยความจำอีกด้วย

ความสามารถที่จะใช้งานได้กับซอฟต์แวร์ควบคุมของ PCI เป็นปัจจัยสำคัญที่ส้างความเชื่อมั่นต่อบริษัทผู้พัฒนาซอฟต์แวร์ควบคุมของ PCI ว่ายังสามารถรักษาประโยชน์จากการลงทุนได้ต่อไป ในช่วงสิบปีที่ผ่านมานี้ PCI ได้รับการขนานนามว่าเป็น Universal Socket เพราะว่ามีการใช้งานอย่างแพร่หลายตั้งแต่ในระดับของไมโครคอนโทรลเลอร์ ไปจนถึง Desktop PC และในระบบ Embedded

ความยืดหยุ่นของสถาปัตยกรรมระบบบัส LDT I/O เป็นคุณสมบัติสำคัญที่ทำให้ถูกเลือกมาใช้งานในระบบ Embedded ความถี่ของสัญญาณนาฬิกาสามารถปรับเปลี่ยนได้ตั้งแต่ 200 MHz จนถึง 800 MHz ความกว้างของบัสมาตรฐานที่ 2 4 8 16 และ 32 บิต สามารถนำไปประยุกต์ใช้งานกับระบบที่ต้องการลักษณะเฉพาะของระบบบัสได้อย่างยืดหยุ่น หากสร้างระบบบัส LDT I/O ขนาด 32 บิต จะสามารถถ่ายโอนข้อมูลในอัตรา 6.4 กิกะไบต์ต่อวินาทีในแต่ละทิศทาง ในทำนองเดียวกันนี้ หากสร้างด้วยความกว้างบัสเพียง 2 บิต จะสามารถถ่ายโอนข้อมูลในอัตรา 400 เมกกะไบต์ต่อวินาทีในแต่ละทิศทาง

นอกเหนือจากความยืดหยุ่น ความสามารถปรับขยายได้ และแบนด์วิธในการถ่ายโอนข้อมูลที่สูงกว่าแล้ว LDT ยังมีต้นทุนในการผลิตต่ำอีกด้วย เนื่องจาก AMD มีพันธะสัญญาที่จะนำ LDT ไปใช้กับโพรเซสเซอร์ของ AMD ที่จะผลิตออกมารองรับตลาด PC ในปริมาณมาก ซึ่งจะมีลักษณะเช่นเดียวกับปรากฏการณ์ของการยอมรับเทคโนโลยี PCI ในอดีต

การออกแบบระบบบัส LDT (LDT [sys]tem Design)

พื้นฐานของระบบบัส LDT I/O คือ การเชื่อมโยงทิศทางเดียวแบบ Point-to-Point ในแต่ละทิศทางที่ประกอบด้วยกลุ่มบัสของข้อมูล สัญญาณนาฬิกา และสัญญาณควบคุม กลุ่มบัสข้อมูลสามารถจะมีขนาดตั้งแต่ 2 จนถึง 32 บิต โดยมีความกว้างมาตรฐานเป็น 2 4 8 16 และ 32 บิต ข้อมูลคำสั่งควบคุม แอดเดรส และเนื้อข้อมูลจะใช้กลุ่มของบัสข้อมูลชุดเดียวกัน ระบบที่ใช้งานระบบบัส LDT เต็มรูปแบบจะประกอบด้วยโพรเซสเซอร์ที่มีพอร์ต LDT ในตัว ระบบบัส LDT และช่องสัญญาณ I/O สำหรับเชื่อมต่อกับระบบบัส LDT

สถาปัตยกรรมระบบบัสแบบเดิมจะประกอบด้วยโพรเซสเซอร์ North bridge ที่เชื่อมโยงกับหน่วยความจำ และบัสเชื่อมโยงภายใน (มักจะเป็น PCI) ที่เชื่อมระบบบัส PCI และระบบบัสของ I/O ดังแสดงในรูปที่ 2

Traditional Processor, Memory and I/O Bus Structures


รูปที่ 2 – สถาปัตยกรรมระบบบัสแบบเดิม

ในรูปที่ 3 จะแสดงระบบบัสที่ใช้ LDT I/O ซึ่งมีแบนด์วิธในการถ่ายโอนข้อมูลสูงกว่า

LDT I/O –based Processor [sys]tem


รูปที่ 3- ระบบบัส LDT I/O

    ระบบบัส LDT I/O สามารถรองรับได้ทั้งในแบบ Point-to-Point และแบบระบบเครือข่ายที่ขยายได้โดยใช้สวิตซ์สำหรับ LDT I/O ระบบบัส LDT สามารถต่อขยายได้ด้วยสวิตซ์ LDT เพื่อรองรับการเชื่อมต่อในลักษณะหลายระดับและซับซ้อนได้ ดังแสดงในรูปที่ 4  

Expanded LDT I/O-based Processor [sys]tem


รูปที่ 4- ระบบบัส LDT I/O ที่ใช้สวิตซ์สำหรับ LDT เพื่อต่อขยายระบบบัส

สวิตซ์สำหรับ LDT I/O แต่ละตัวจะจัดการชุดของข้อมูลที่ไหลผ่านระบบบัส และบริหารการเชื่อมโยงระหว่างอุปกรณ์ I/O ที่มีพอร์ต LDT ในตัว จากรูปที่ 4 โพรเซสเซอร์สามารถติดต่อโดยตรงกับอุปกรณ์ที่มีพอร์ต LDT I/O ในตัว และด้วยสวิตซ์สำหรับ LDT I/O จะทำให้โพรเซสเซอร์เชื่อมต่อกับอุปกรณ์เพิ่มเติมที่มีพอร์ต LDT I/O ในตัว และอุปกรณ์ที่มีส่วนต่อเชื่อมแบบ PCI ได้โดยผ่าน PCI bridge

ด้วยการต่อเชื่อมในลักษณะเช่นนี้ จะช่วยให้ระบบบัส LDT I/O สามารถรองรับการเชื่อมต่อความเร็วสูง ตั้งแต่ OC-192 WAN จนถึง Gigabit Ethernet LAN ดังแสดงในรูปที่ 5


รูปที่ 5-ระบบบัส LDT I/O ที่สามารถรองรับการเชื่อมโยงความเร็วสูง

พื้นฐานของ LDT I/O (LDT Basics)


รูปที่ 6- องค์ประกอบพื้นฐานของระบบบัส LDT I/O

การเชื่อมโยงของ LDT I/O มีลักษณะแบบทิศทางเดียว และในแต่ละทิศทางสามารถมีขนาดของกลุ่มบัสข้อมูลได้ตั้งแต่ 2 จนถึง 32 บิต ร่วมกับสัญญาณควบคุมและสัญญาณนาฬิกา 1 เส้นหรือมากกว่า สัญญาณควบคุมใช้สำหรับระบุว่า ข้อมูลบนกลุ่มบัสข้อมูลว่าเป็นข้อมูลคำสั่งหรือแอดเดรส หรือเนื้อข้อมูลจริง ในแต่ละกลุ่มบัสข้อมูลทุก ๆ 8 บิต หรือต่ำกว่าจะมีสัญญาณนาฬิกาควบคู่มาด้วยเสมอ ข้อมูลบนกลุ่มบัสข้อมูลจะถ่ายโอนทั้งในขอบขาขึ้นและขอบขาลงของสัญญาณนาฬิกา ดังนั้นด้วยความถี่สัญญาณนาฬิกา 400 MHz จะทำให้ผลลัพธ์ของอัตราการถ่ายโอนข้อมูลเป็น 800 เมกกะบิตต่อวินาที่ ภายในสิ้นปี ค.ศ. 2001 นี้คาดการณ์กันว่าความถี่สัญญาณนาฬิกาของระบบบัส LDT I/O จะเพิ่มขึ้นเป็นสองเท่า ทำให้สามารถถ่ายโอนข้อมูลในอัตราที่สูงถึง 1.6 กิกะบิตต่อวินาทีต่อคู่สายสัญญาณ ช่วยให้มีแบนด์วิธของการถ่ายโอนข้อมูลแบบ Point-to-Pont สูงถึง 51.2 กิกะบิตต่อวินาที หรือ 6.4 กิกะไบต์ตอ่วินาที


รูปที่ 7- องค์ประกอบของระบบบัส LDT I/O ที่ความกว้างมาตรฐานต่าง ๆ กัน

ด้วยการส่งสัญญาณนาฬิกาไปควบคู่กับกลุ่มของบัสข้อมูลทุก ๆ 8 บิต หรือต่ำกว่า จะช่วยให้ความผิดเพี้ยนระหว่างสัญญาณนาฬิกาอ้างอิง และสัญญาณในระบบบัสมีน้อยลง แม้ว่าจะสร้างด้วยความกว้างของบัสเพียง 2 บิต (ในแต่ละทิศทาง) ก็ยังสามารถถ่ายโอนข้อมูลในอัตรา 400 เมกกะไบต์ต่อวินาที ซึ่งมากกว่า PCI 32/33 ถึงประมาณ 4 เท่า

ชุดข้อมูลคำสั่ง แอดเดรส และเนื้อข้อมูลที่ส่งผ่านบนบัสจะอยูในรูปของ Packet ความยาวของ Packet จะมีค่าเป็นจำนวนทวีคูณของ 4 ไบต์ และหากว่าความกว้างของบัสเล็กกว่า 32 บิต จะอาศัยการเรียงต่อบิตจนครบความยาวของ Packet


รูปที่ 8—ระบบบัส LDT จะใช้ระบบสัญญาณแบบ Differential ที่แรงดันไฟฟ้าต่ำขนาด 1.2 โวลต์

ระบบบัส LDT I/O จะใช้ระบบสัญญาณแบบ Differential โดยมีความต้านทานทางไฟฟ้าของสายสัญญาณที่ 60 โอห์ม ใช้แหล่งจ่ายแรงดันไฟฟ้าต่ำขนาด 1.2 โวลต์ สัญญาณแบบ Differential และค่าความต้านทางทางไฟฟ้าของสายสัญญาณที่กำหนดจะช่วยให้ระบบบัสมีความเสถียร เหมาะสำหรับการนำไปสร้างแผงวงจรพิมพ์ (Printed Circuit Board; PCB) ในต้นทุนที่ต่ำ แผงวงจรพิมพ์ที่ใช้สามารถเป็นชนิด 4 ชั้น โดยไม่จำเป็นต้องใช้เทคนิคพิเศษในการสร้างแต่อย่างใด

สัญญาณแบบ Differential ส่งผลกระทบต่อจำนวนขาสัญญาณของระบบบัส LDT เนื่องจากต้องใช้ขาสัญญาณ 2 ขาต่อบิต แต่จำนวนขาสัญญาณทั้งหมดจะลดลงเมื่อใช้ระบบบัส LDT เพราะปัจจัย 2 ประการต่อไปนี้ ประการแรก ระบบบัส LDT ทำงานในช่วงความถี่ที่สูงกว่าระบบบัสอื่น ๆ จึงใช้จำนวนขาสัญญารในปริมาณที่ต่ำกว่า ในขณะที่สามารถ่ายโอนข้อมูลในอัตราที่สูงกว่า ประการที่สอง สัญญาณแบบ Differential จะช่วยมีการไหลเวียนของกระแสไฟฟ้าในแต่ละคู่สายสัญญาณ ซึ่งจะช่วยลดขนาดของแหล่งพลังงานไฟฟ้าสำหรับ VLDT และ Ground ของแต่ละกลุ่มบัส

โพรโตคอลในระบบบัส LDT I/O (LDT I/O Bus Packet Protocols)

การสื่อสารข้อมูลระหว่างอุปกรณ์ที่มีพอร์ต LDT I/O จะใช้ มีลักษณะเป็น Stream ของข้อมูล ระบบบัส LDT I/O สามารถจัดการ Stream ของข้อมูลหลายชุดระหว่างอุปกรณ์ทีมีพอร์ต LDT I/O หลายตัวพร้อม ๆ กันได้ อุปกรณ์ที่มีพอร์ต LDT I/O ยังสามารถต่อเชื่อมเป็นลูกโซ่ (Daisy-chain) ได้ ดังนั้นจึงเป็นไปได้ที่จะถ่ายโอนข้อมูลจากโหนดหนึ่งไปยังอีกโหนดหนึ่งแบบลูกโซ่ได้เช่นกัน

ข้อมูลและคำสั่งจะถูกส่งผ่านระบบบัสในรูปของ Packet ขนาดความยาว 4 ไบต์ ในแต่ละ Packet จะบรรจุฟิลด์ของ Source ID ในส่วน Header ของ Packet และเนื้อข้อมูลในขณะนั้น ในระบบบัส LDT I/O หนึ่ง ๆ จะสามารถมี ID ได้สูงสุดถึง 32 ID โดยในแต่ละโหนดสามารถต่อเชื่อมกับอุปกรณ์ได้มากกว่า 1 ตัว โหนดในระบบบัสจะตรวจสอบว่า ข้อมูลที่ปรากฏบนระบบบัสนั้น เป็นของโหนดตนเองหรือไม่ หากไม่ใช่ Packet จะถูกส่งต่อไปยังโหนดถัดไป หากส่งไปถึงอุปกรณ์ที่มีพอร์ต LDT I/O ที่ปลายสุดของลูกโซ่ (Daisy-chain) แล้วยังไม่พบอุปกรณ์ปลายทางที่ระบุ ข้อมูลที่แสดงถึงความผิดพลาดจะถูกส่งย้อนกลับมาตามลูกโซ่จนถึงตัวควบคุมหลัก

ข้อมูลคำสั่ง และข้อมูลตอบสนองจากตัวควบคุมหลักจะมี source ID เป็น 0 ส่วนข้อมูลคำสั่งและข้อมูลตอบสนองจากอุปกรณ์ที่มีพอร์ต LDT I/O จะมี ID เป็นของอุปกรณ์นั้น ๆ PC โดยทั่วไปสามารถบรรจุ LDT Host Bridge ที่ต่อเป็นลูกโซ่กับ LDT to PCI-X Bridge และเชื่อมกับ South Bridge สำหรับเชื่อมกับอุปกรณ์อื่น ๆ รวมทั้ง Bridge สำหรับ PCI-32 ดังแสดงในรูปที่ 9


รูปที่ 9 การต่อ LDT I/O แบบลูกโซ่


ตอนที่ 1ตอนที่ 2  / ตอนที่ 3


ผู้เขียน/อ้างอิง : จักรกฤษณ์ แร่ทอง

อื่น ๆ เกี่ยวกับไอ.ที.

ความคิดเห็น/แนะนำ/ติชม/อื่นๆ

  • itim5baht [02 ก.ค. 2551 , 02:23 PM]

    thank for informations

  • atit [22 ม.ค. 2552 , 04:56 PM]

    Very Good artical topic, and would like to get the trend of technology form previous, current, future summary info. and heart reason of chaning technology.computer, Lan,Wan , Wireless and cell phone technology.

  • นาย อภิศิษฐ์ ธิติมูล [06 ส.ค. 2552 , 08:08 PM]

    ขอความกรุณาผู้รู้เรื่อง การวิเคราะห์วงจรสมมูล tr ช้วยบอกที่คับ ทุกเรื่องที่เกียวกับ tr เลยคับ ขอคุณเป็นอย่างมาก จากผู้สนใจเรื่องนี้โดยเฉพาะ

  • เด็กคอม [22 ก.ย. 2553 , 05:15 PM]

    ดีคร้าบ อ่านแล้วใจ แต่ คัดลอกไม่ได้ แย่จัง เพราะงานนี้ตรงกับอาจารย์ให้หา แย่จังเนอะ !!!

  • วิทย์คอม [30 ต.ค. 2553 , 05:56 AM]

    ขอขอบคุณเป็นอย่างมาก กำลังทำรายงานเรื่องนี้พอดีเลย

  • อิคคิว [23 ส.ค. 2554 , 11:25 AM]

    ขอนำข้อมูลไปประกอบเป็นรายงานนะครับ ขอบคุณมากครับสำหรับความรู้